The Efficient VLSI Design of Extended-Linear Scaling for Digital Image

ASIA unversity > 資訊學院 > 會議論文 > Item 310904400/5753

Please use this identifier to cite or link to this item: http://asiair.asia.edu.tw/ir/handle/310904400/5753

Title:	The Efficient VLSI Design of Extended-Linear Scaling for Digital Image
Other Titles:	高效能線性拓展之影像解析度縮放硬體實現
Authors:	吳曾傳;陳嘉宏;陳思穎;林正基;蔡文凱;許明華
Contributors:	雲林科技大學電子工程所
Keywords:	影像縮放;影像插補;Extended-Linear;VLSI
Date:	2007-12-20
Issue Date:	2009-12-15
Publisher:	亞洲大學資訊學院;中華電腦學會
Abstract:	由於多媒體應用的普及性與顯示器製造技術不斷的進步，數位顯示器的解析度規格也愈趨多樣性，因此如何將數位影像於不同解析度規格之間做轉換並且在維持其高影像品質的同時兼顧低運算成本便是一個重要的課題。本篇論文將針對影像解析度縮放技術設計出線性拓展(Extended-Linear Scaling)的演算法，此演算法具有高效能、低硬體成本與高使用彈性的電路架構。透過撰寫Verilog HDL與VLSI cellbase 晶片製作流程，將此硬體架構實現，此晶片使用的製程為TSMC 0.13μm，其使用面積為452×452μm2，其Gate Count為26200 gates，而工作速度可達267Mhz，如此將可達到即時運算之能力。
Relation:	2007NCS全國計算機會議 12-20~21
Appears in Collections:	[資訊學院] 會議論文

Files in This Item:

File	Size	Format
1054.pdf	1085Kb	Adobe PDF	2132	View/Open