The Efficient VLSI Design of Extended-Linear Scaling for Digital Image

ASIA unversity > 資訊學院 > 會議論文 > Item 310904400/5753

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://asiair.asia.edu.tw/ir/handle/310904400/5753

题名:	The Efficient VLSI Design of Extended-Linear Scaling for Digital Image
其它题名:	高效能線性拓展之影像解析度縮放硬體實現
作者:	吳曾傳;陳嘉宏;陳思穎;林正基;蔡文凱;許明華
贡献者:	雲林科技大學電子工程所
关键词:	影像縮放;影像插補;Extended-Linear;VLSI
日期:	2007-12-20
上传时间:	2009-12-15
出版者:	亞洲大學資訊學院;中華電腦學會
摘要:	由於多媒體應用的普及性與顯示器製造技術不斷的進步，數位顯示器的解析度規格也愈趨多樣性，因此如何將數位影像於不同解析度規格之間做轉換並且在維持其高影像品質的同時兼顧低運算成本便是一個重要的課題。本篇論文將針對影像解析度縮放技術設計出線性拓展(Extended-Linear Scaling)的演算法，此演算法具有高效能、低硬體成本與高使用彈性的電路架構。透過撰寫Verilog HDL與VLSI cellbase 晶片製作流程，將此硬體架構實現，此晶片使用的製程為TSMC 0.13μm，其使用面積為452×452μm2，其Gate Count為26200 gates，而工作速度可達267Mhz，如此將可達到即時運算之能力。
關聯:	2007NCS全國計算機會議 12-20~21
显示于类别:	[資訊學院] 會議論文

文件中的档案:

档案	大小	格式	浏览次数
1054.pdf	1085Kb	Adobe PDF	2132	检视/开启

在ASIAIR中所有的数据项都受到原著作权保护.