高電阻N-漂移區LDMOS元件的可靠性研究

ASIA unversity > 資訊學院 > 資訊工程學系 > 博碩士論文 > Item 310904400/11423

請使用永久網址來引用或連結此文件: http://asiair.asia.edu.tw/ir/handle/310904400/11423

題名:	高電阻N-漂移區LDMOS元件的可靠性研究
作者:	蔡旻縉
貢獻者:	Department of Computer Science and Information Engineering
關鍵詞:	衝擊游離;崩潰電壓;導通電阻;橫向擴散金屬氧化電晶體;場板;電腦輔助設計模擬
日期:	2011
上傳時間:	2011-09-18 11:10:36 (UTC+0)
出版者:	Asia University
摘要:	這篇文章提供一個方法去顯著的改善高電阻N型漂移區LDMOS元件的崩潰電壓和導通電阻, 利用源極電極下的PBL濃度和延伸閘極場板的長度 .PBL的目的是在減少藉由衝擊游離產生的基極電流的大小, 延伸的閘極場板將會把衝擊游離區從接近閘極端的N型漂移區表面移動到 P-body和 N型漂移區之間的接面. 由於N型漂移區的最大空乏區增加,因此崩潰電壓也跟著增加.
顯示於類別:	[資訊工程學系] 博碩士論文

文件中的檔案:

檔案	大小	格式	瀏覽次數
	0Kb	Unknown	317	檢視/開啟

在ASIAIR中所有的資料項目都受到原著作權保護.